PV Tech News – Nhóm nghiên cứu tại Nhật Bản vừa phát triển chip điều biến quang silicon dài chỉ 0,32 mm, đạt tốc độ truyền dữ liệu 200 Gb/giây trên mỗi bước sóng. Thành tựu này nhờ cấu trúc làm chậm ánh sáng kết hợp bộ cân bằng điện quang tích hợp. Dù vẫn đang trong giai đoạn thử nghiệm tại phòng thí nghiệm, công nghệ này được kỳ vọng góp phần nâng cao tốc độ truyền dữ liệu trong các trung tâm dữ liệu AI.
Nhóm nghiên cứu từ Institute of Science Tokyo, Đại học Quốc gia Yokohama, AIST và PETRA vừa công bố chip điều biến quang Reduced-DSP 200G/λ trong nghiên cứu đăng trên tạp chí Nature Communications ngày 22/10/2026. Chip đạt tốc độ truyền dữ liệu 200 Gb/giây trên mỗi bước sóng ánh sáng, đồng thời có kích thước chỉ 0,32 mm và giảm sự phụ thuộc vào xử lý tín hiệu số. Bộ điều biến quang là linh kiện chuyển đổi dữ liệu điện thành tín hiệu ánh sáng để truyền qua sợi quang. So với các bộ điều biến silicon Mach-Zehnder thông thường dài khoảng 2–4 mm, thiết kế mới hướng đến hiệu suất cao hơn trong kích thước nhỏ gọn.
Để đạt kết quả này, nhóm nghiên cứu kết hợp hai kỹ thuật. Cấu trúc tinh thể quang học với các lỗ nhỏ được bố trí có kiểm soát giúp làm chậm ánh sáng, tăng tương tác giữa ánh sáng và thiết bị. Nhờ đó, biến thiên điện nhỏ vẫn có thể tạo ra thay đổi đáng kể trong tín hiệu quang. Tuy nhiên, cấu trúc này làm tăng ảnh hưởng của điện trở và hạn chế tốc độ phản hồi. Nhóm khắc phục bằng cách tích hợp bộ cân bằng điện quang (EO equalizer) ngay trên chip, mở rộng dải tần xử lý từ 35 GHz lên 80 GHz.
Trong thử nghiệm, chip đạt tốc độ 140 Gb/giây với phương pháp OOK và 180 Gb/giây với điều chế PAM-4 mà không cần bộ xử lý tín hiệu số (DSP). Khi bổ sung bộ cân bằng thu 11 điểm (11-tap), tốc độ tăng lên 200 Gb/giây. Việc giảm phụ thuộc vào DSP giúp hạn chế mức tiêu thụ điện năng và độ phức tạp của hệ thống, mở ra tiềm năng ứng dụng trong các trung tâm dữ liệu AI và hạ tầng truyền dẫn tốc độ cao.
So với bộ điều biến silicon thông dụng, chip mới nhỏ hơn nhưng có tổn hao quang cao hơn:
| Tiêu chí | Reduced-DSP 200G/λ | Bộ điều biến silicon thông dụng |
| Chiều dài | 320 µm (0,32 mm) | 2–4 mm (Mach-Zehnder) |
| Tổn hao chèn quang | 11,7–15,5 dB | 5–7 dB (quang tử silicon cho trung tâm dữ liệu) |
Chip gồm bộ điều biến chính và bộ cân bằng, có tổng chiều dài 320 µm. Toàn bộ thiết bị, bao gồm điện cực, chiếm diện tích khoảng 0,4 mm² và được chế tạo bằng quy trình tương thích CMOS – công nghệ sản xuất bán dẫn phổ biến. GS Toshihiko Baba, Đại học Quốc gia Yokohama, cho biết công nghệ ánh sáng chậm có thể được chế tạo bằng quy trình này, đáp ứng yêu cầu về tốc độ cao, điện năng thấp và kích thước nhỏ trong các hệ thống trung tâm dữ liệu AI.
Tuy nhiên, chip vẫn đối mặt với thách thức về tổn hao chèn quang, tức mức suy giảm cường độ ánh sáng khi đi qua thiết bị. Chỉ số này đạt 11,7–15,5 dB, cao hơn đáng kể so với mức 5–7 dB thường thấy ở bộ điều biến quang tử silicon dùng trong trung tâm dữ liệu. Nhóm nghiên cứu đã thử khắc phục bằng bộ khuếch đại quang, nhưng kết quả hiện vẫn giới hạn trong môi trường phòng thí nghiệm.
Trong giai đoạn tiếp theo, nhóm đặt mục tiêu mở rộng dải bước sóng để vận hành song song 16–32 kênh quang, hướng đến tổng tốc độ 3,2–6,4 Tb/giây. Theo GS Baba, kiến trúc này có tiềm năng ứng dụng trong công nghệ quang tích hợp đồng đóng gói (co-packaged optics), giúp kết nối máy chủ và thiết bị mạng trong các trung tâm dữ liệu AI mật độ cao.
Chip điều biến quang silicon đạt tốc độ 200 Gb/giây trên mỗi bước sóng mở ra hướng phát triển công nghệ truyền dữ liệu tốc độ cao, tiết kiệm năng lượng cho trung tâm dữ liệu AI. Tuy nhiên, thiết kế vẫn cần khắc phục hạn chế về tổn hao quang và trải qua thêm các thử nghiệm trước khi có thể thương mại hóa. Để cập nhật những công nghệ mới, xu hướng AI và tin tức phần cứng nổi bật, hãy thường xuyên theo dõi Phong Vũ Tech News.
Nguồn: VnExpress
Bài viết liên quan:
