PV Tech News – Viện Vi điện tử thuộc Viện Hàn lâm Khoa học Trung Quốc (CAS) vừa hoàn thành giai đoạn tích hợp quy trình ban đầu cho transistor GAA, sản xuất bằng máy quang khắc DUV thay vì EUV. Đây được xem là một hướng đi khác cho tiến trình chip dưới 3nm.
Tại sự kiện IC WORLD tổ chức ở Bắc Kinh ngày 16/9, ông Ye Tianchun, kỹ sư trưởng National Major Special Project 02, công bố thông tin trên. Theo ông, nhóm nghiên cứu tại CAS đã hoàn tất bước tích hợp quy trình ban đầu cho transistor GAA sử dụng kênh nanosheet xếp chồng, chế tạo hoàn toàn bằng thiết bị DUV.
Trong ngành bán dẫn, EUV từ lâu giữ vai trò công nghệ nền tảng để tạo ra các tiến trình ngày càng nhỏ. Khi khả năng tiếp cận EUV bị hạn chế, các nhà nghiên cứu Trung Quốc chuyển hướng khai thác nền tảng DUV sẵn có, kết hợp với kiến trúc transistor GAA (Gate-All-Around) để bù đắp giới hạn về độ phân giải quang khắc. GAA là kiến trúc transistor thế hệ sau FinFET. Nếu FinFET chỉ cho phép cổng điều khiển bao phủ ba mặt của kênh dẫn, GAA cho phép cổng bao quanh toàn bộ kênh. Cấu trúc này cải thiện khả năng kiểm soát dòng điện, giảm dòng rò khi transistor thu nhỏ xuống các node dưới 3nm.
Về mặt số liệu, các transistor thử nghiệm đạt tỷ lệ dòng bật/tắt (Ion/Ioff) lần lượt khoảng 9,7×10⁵ và 7,6×10⁵, vượt ngưỡng mục tiêu 5×10⁵ mà nhóm nghiên cứu đặt ra ban đầu. Chỉ số này phản ánh khả năng chuyển mạch hiệu quả của transistor, vượt ngưỡng càng cao đồng nghĩa hiệu năng chuyển đổi càng ổn định. CAS mô tả kết quả này là một hướng phát triển transistor MOS mới, phục vụ mục tiêu sản xuất tiến trình dưới 3nm tại Trung Quốc.
Ông Ye Tianchun gọi bước tiếp theo là “phá vỡ sự phụ thuộc vào lộ trình”, tức không đi theo hoàn toàn con đường công nghệ chip tiên tiến mà thế giới đang sử dụng, mà xây dựng lộ trình riêng phù hợp với điều kiện công nghiệp trong nước.
Dù vậy, đây chưa phải một quy trình sản xuất chip 3nm hoàn chỉnh. Thành tựu công bố mới dừng ở giai đoạn phát triển thiết bị và tích hợp quy trình ban đầu. Để đưa vào sản xuất thực tế, nhóm nghiên cứu còn phải giải quyết đồng thời nhiều công đoạn khác: lắng đọng vật liệu, khắc, làm sạch, đo kiểm, tích hợp quy trình và kiểm soát tỷ lệ thành phẩm. Khoảng cách từ một transistor thử nghiệm đến dây chuyền sản xuất hàng loạt vẫn còn rất lớn.
Hướng nghiên cứu này không phải xuất phát điểm mới. CAS cho biết ngành công nghiệp mạch tích hợp Trung Quốc đã trải qua bốn thập kỷ phát triển, từ tiến trình 3 micron xuống 7nm rồi 5nm. Viện Vi điện tử đã nghiên cứu 10 thế hệ công nghệ, trực tiếp tham gia phát triển 7 thế hệ trong số đó. Năm 2008, viện hoàn thành tích hợp CMOS 22nm. Giai đoạn 2012–2015 tập trung cải thiện FinFET từ 14nm xuống 3nm, trước khi chuyển sang nghiên cứu GAA dưới 3nm từ năm 2020.
Việc thu nhỏ tiến trình xuống dưới 3nm ngày càng khó khăn về mặt vật lý. Khi kích thước cổng giảm, điện trường tăng và khả năng vận chuyển hạt tải có thể suy giảm, kênh dẫn ngắn hơn khiến hiệu ứng kênh ngắn và dòng rò khó kiểm soát hơn. Cấu trúc ba chiều thu nhỏ cũng đòi hỏi tiêu chuẩn cao hơn về cách ly và công nghệ quang khắc. Vì vậy, cuộc đua chip dưới 3nm không chỉ xoay quanh một chiếc máy quang khắc, mà đòi hỏi sự phối hợp của toàn bộ hệ thống công nghệ sản xuất.
Kết quả từ CAS chưa chứng minh EUV sẽ không cần thiết. Điều hướng nghiên cứu này thể hiện là Trung Quốc đang thử mở thêm một con đường tiếp cận công nghệ dưới 3nm, trong bối cảnh khả năng tiếp cận EUV bị giới hạn. Nếu tiếp tục được hoàn thiện, hướng DUV kết hợp GAA có thể trở thành một phần trong nỗ lực xây dựng lộ trình chip tiên tiến mang tính độc lập hơn của nước này. Đừng quên theo dõi Phong Vũ Tech News để cập nhật những tin tức công nghệ mới nhất!
Nguồn: Đời sống Pháp luật
Bài viết liên quan:
